计数器

计数器能够记忆脉冲个数,在状态图里有一个闭环,从而实现计数的功能

二进制计数器

同步加法

驱动方程
$$
J_0=1\
J_1=K_1=Q^n_0\
J_2=K_2=Q^n_1\cdot Q^n_0
$$

同步减法

驱动方程
$$
J_0=1\
J_1=K_1=\overline {Q^n_0}\
J_2=K_2=\overline{Q^n_1} \cdot \overline{Q^n_0}
$$

同步可逆

很有意思的一个东西,同步加法器和同步减法器的结构是类似的,可以用一条控制线来决定连接方式是加法还是减法.

集成计数器

主要注意的是芯片的置位和清零功能是同步还是异步.

LD置数,CR清零,

74161

二进制加法
异步清零,同步置数

74163

二进制加法
同步清零,同步置数

74191

二进制可逆计数器
多一个$\overline{U}/D$用来控制加法还是减法

没有清零功能,异步置数

74192

二进制可逆计数器,加法脉冲和减法脉冲分开(双时钟)
异步清零,异步置数

二进制异步计数器

由于加法和减法每位之间的奇妙关系,可以用前一位做后一位的时钟信号来实现异步计数
加法计数器直接前一个输出做后一个时钟,减法计数器前一个输出的非做后一个的时钟

74197

异步计数器
有两个时钟输入,${CP}_0$直连第一个触发器,${CP}_1$连后面的触发器,想要正常做加法器需要把$Q_0$接到$CP_1$上,$CP_0$接时钟
当然也可以也可以用其他方法改造.

十进制计数器

很简单奥,就是二进制计数器改了进位的位数

同步十进制集成芯片

74160

十进制同步加法
异步清零,同步置位

74162

十进制同步加法
同步清零,同步置位

74190

单时钟可逆十进制计数器
引脚和74191相同

73192

双时钟可逆十进制计数器
引脚和74193相同

异步十进制

74ls90

就,异步十进制呗不考,再说

N进制计数器设计

设计思想是通过置数和清零功能来控制进位(当然,你设计出来的进位总数不可能大于总的大小.)

需要考虑同步异步置输和清零,如果是异步的话在到需要的数的时候再操作,如果是同步到需要到需要数的前一个数时操作

比如,你想用四位二进制的做一个十进制的出来,你就可以在1001时异步置零,或者1000时同步置零,或者1111引起同步置数到0110,或者进位信号引起异步置数0110

还可以多个芯片串~~(当然什么串行并行整体清零啥的就不说了)~~起来实现更高的进位数,比如$3 \times 4$可以实现12进制