组合逻辑电路是由门电路组合的逻辑电路

分析

逻辑电路图->逻辑表达式->真值表，卡诺图->表述功能

设计

与分析过程相反

功能->卡诺图->逻辑表达式->逻辑电路图

加法器

半加器

只考虑加法和向高位进位,不考虑低位进位的加法器.用到一个与和一个异或.

引脚:输入A,B,输出S,CO

全加器

考虑进位的加法器

引脚:

  • 输入A,B,CI
  • 输出S,CO

多位加法器

串行加法器

直接把全加器进位串起来,但是比较慢

超前进位加法器

把进位和加法分开运算,电路会复杂一点,但是运算速度快

有集成芯片74LS283
引脚:

  • 输入四位A,四位B,CO,
  • 输出四位S,CI
  • Vcc,GND

加法器应用

74LS283进位串起来就是8位加法,可以用于加法运算,比如8421bBCD转余三码

比较器

一位比较器

有两个输入,三个输出,

三个值分别是

多位比较器

每位依次比较,根据逻辑关系运算出最终结果.不会考的啦

集成比较器

74LS85
引脚

  • 输入 四位A,四位B,$a\b$
  • 输出
  • VCC,GND

两个串连就能做成四位

编码器

二进制普通编码器

8位转3位二进制
比较废物的一个东西,甚至有约束条件,8个端口同时只能有一个输入.

二进制优先编码器

仍然是8-3,但是优先最高位转换

74LS148

引脚:

  • 输入 8个低电平有效输入,使能ST低电平有效
  • 输出 3个低电平有效输出端,和为使能输出和优先标志,用来级联的这俩不考
  • Vcc,GND

8421BCD普通编码

10个输入端(只能有一个输入),4个输出端一样很废,而且不考

8421BCD优先编码

10个输入,4个输出,顾名思义,优先高位

74LS147

10-4输入端,

引脚:

  • 输入 10个I
  • 输出 4个Y
  • Vcc,GND

译码器

二进制译码器

3-8译码器,三位二进制转8位输出

74LS138

引脚:

  • 输入 使能端,(),选择端输入3个A
  • 输出 低电平有效8个
  • VCC,GND

可以级联形成4-16译码器(用到使能端)

二-十进制译码器

8421BCD转十线输出

74LS42

引脚:

  • 输入 4个A
  • 输出 10个Y低电平有效
  • Vcc,GND

显示译码器

用于数码管显示的译码器,BCD-7段数码管不考吧这玩意

数据选择器 考挺多的应该

74LS153

双四选一
2地址端2,4输入端2

74LS151

集成八选一数据选择器
三个地址,八个输入,有使能端

拓展

两个使能端非门相连,作为拓展的地址端,其他脚直接对应相连

数据选择器实现逻辑函数

所谓函数,就是进去数算好之后出来数,而选择器可以实现这一点.
首先,写所要的函数的真值表,比如四位输入,可以用8选1,四个输入三个作地址,一个作输入,按照真值表连好就行了.

数据分配器没讲

可以选择信号从哪一路输出,和选择器功能相反

竞争冒险

当有这种逻辑关系出现的时候,会因为非门延迟导致竞争冒险,使后面的信号产生毛刺.

消除的办法是添加冗余项(改逻辑结构),加电容(滤波)和选通电路

加冗余项的办法就是在卡诺图中添加圈从而消除相切的项,最终结果就是会被一个1直接替代.