触发器

1. 有两个状态,能保持
2. 状态能相互转换
3. 输入信号消失后仍然可以保持

基本RS触发器

有REST置零和SET置一两个口,但是有约束条件,
与非门构成:低电平有效,同为0时是不确定态,同为1时是保持
或非门构成:高电平有效,同为1时不确定态

$$Q^{n+1}=S+\overline{R}Q^n$$

同步触发器

同步触发的思想是仅在CP为1时操作

同步RS触发器

有一个时钟控制端的RS触发器,只有时钟信号为1时,才工作,否则为保持,工作时功能和基本RS功能相同

同步JK触发器

JK触发器在CP为1时J置1,K置0,同为1反转,同为零保持,CP为0时保持

$$Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n$$

同步D触发器

CP为1时后一个输出与前一个输入相同,CP为0保持
这玩意是同步RS触发器改出来的

$$Q^{n+1}=D$$

同步触发器的空翻

就是在CP为1时可以多次变换,到CP为0时才能固定,会导致输出不符合时序电路的要求.

主从触发器

主从触发器的思想是在CP为1时操作,在CP为0时转换状态

主从RS

仍然有约束,只是CP下降有效

主从JK触发器

和JK触发器功能相同,只是CP下降有效

一次变化现象

在CP为1时,只要有置1信号就会转换,但是可能出现噪声信号

边沿触发器真神登场

为了解决一次变化现象，我们缩短检测控制的时间到只有一个上升或者下降的边沿，可以理解为被改造过的主从触发器

边沿D触发器

输入的D仅取决于边沿时的值

维持阻塞边沿D触发器

D触发的前提下加了维持线和阻塞线，保证接受到cp信号前一瞬间的D，在此基础上也可以拉R和S(无视时钟信号的置一和置零)出来老师也没讲这啥

边沿JK触发器

就是从D触发器的口用逻辑门拉出来JK口

集成触发器

书上没什么内容，老师也没讲，就给了俩JK主从触发器的芯片

触发器功能转换

JK->D

$$Q^{n+1}=J\overline{Q^n}+\overline{k}Q^n \ J=D \ K=\overline{D}$$

JK->T

$$J=T \ K=T$$

JK->T’

$$J=1 \ K=1$$

D->JK

$$Q^{n+1}=D \ D=J\overline{Q^n}+\overline{k}Q^n$$

D->T

$$D=T\overline{Q^n}+\overline{T}Q^n$$

D->T’

$$D=\overline{Q^n}$$